sound: lpc32xx: Fix Audio suspend/resume function
[linux-2.6.34-lpc32xx.git] / sound / soc / codecs / uda1380.c
1 /*
2  * uda1380.c - Philips UDA1380 ALSA SoC audio driver
3  *
4  * This program is free software; you can redistribute it and/or modify
5  * it under the terms of the GNU General Public License version 2 as
6  * published by the Free Software Foundation.
7  *
8  * Copyright (c) 2007-2009 Philipp Zabel <philipp.zabel@gmail.com>
9  *
10  * Modified by Richard Purdie <richard@openedhand.com> to fit into SoC
11  * codec model.
12  *
13  * Copyright (c) 2005 Giorgio Padrin <giorgio@mandarinlogiq.org>
14  * Copyright 2005 Openedhand Ltd.
15  */
16
17 #include <linux/module.h>
18 #include <linux/init.h>
19 #include <linux/types.h>
20 #include <linux/slab.h>
21 #include <linux/errno.h>
22 #include <linux/gpio.h>
23 #include <linux/delay.h>
24 #include <linux/i2c.h>
25 #include <linux/workqueue.h>
26 #include <sound/core.h>
27 #include <sound/control.h>
28 #include <sound/initval.h>
29 #include <sound/soc.h>
30 #include <sound/soc-dapm.h>
31 #include <sound/tlv.h>
32 #include <sound/uda1380.h>
33
34 #include "uda1380.h"
35
36 static struct snd_soc_codec *uda1380_codec;
37
38 /* codec private data */
39 struct uda1380_priv {
40         struct snd_soc_codec codec;
41         u16 reg_cache[UDA1380_CACHEREGNUM];
42         unsigned int dac_clk;
43         struct work_struct work;
44 };
45
46 /*
47  * uda1380 register cache
48  */
49 static const u16 uda1380_reg[UDA1380_CACHEREGNUM] = {
50         0x0502, 0x0000, 0x0000, 0x3f3f,
51         0x0202, 0x0000, 0x0000, 0x0000,
52         0x0000, 0x0000, 0x0000, 0x0000,
53         0x0000, 0x0000, 0x0000, 0x0000,
54         0x0000, 0xff00, 0x0000, 0x4800,
55         0x0000, 0x0000, 0x0000, 0x0000,
56         0x0000, 0x0000, 0x0000, 0x0000,
57         0x0000, 0x0000, 0x0000, 0x0000,
58         0x0000, 0x0000, 0x0002, 0x0000,
59 };
60
61 static unsigned long uda1380_cache_dirty;
62
63 /*
64  * read uda1380 register cache
65  */
66 static inline unsigned int uda1380_read_reg_cache(struct snd_soc_codec *codec,
67         unsigned int reg)
68 {
69         u16 *cache = codec->reg_cache;
70         if (reg == UDA1380_RESET)
71                 return 0;
72         if (reg >= UDA1380_CACHEREGNUM)
73                 return -1;
74         return cache[reg];
75 }
76
77 /*
78  * write uda1380 register cache
79  */
80 static inline void uda1380_write_reg_cache(struct snd_soc_codec *codec,
81         u16 reg, unsigned int value)
82 {
83         u16 *cache = codec->reg_cache;
84
85         if (reg >= UDA1380_CACHEREGNUM)
86                 return;
87         if ((reg >= 0x10) && (cache[reg] != value))
88                 set_bit(reg - 0x10, &uda1380_cache_dirty);
89         cache[reg] = value;
90 }
91
92 /*
93  * write to the UDA1380 register space
94  */
95 static int uda1380_write(struct snd_soc_codec *codec, unsigned int reg,
96         unsigned int value)
97 {
98         u8 data[3];
99
100         /* data is
101          *   data[0] is register offset
102          *   data[1] is MS byte
103          *   data[2] is LS byte
104          */
105         data[0] = reg;
106         data[1] = (value & 0xff00) >> 8;
107         data[2] = value & 0x00ff;
108
109         uda1380_write_reg_cache(codec, reg, value);
110
111         /* the interpolator & decimator regs must only be written when the
112          * codec DAI is active.
113          */
114         if (!codec->active && (reg >= UDA1380_MVOL))
115                 return 0;
116         pr_debug("uda1380: hw write %x val %x\n", reg, value);
117         if (codec->hw_write(codec->control_data, data, 3) == 3) {
118                 unsigned int val;
119                 i2c_master_send(codec->control_data, data, 1);
120                 i2c_master_recv(codec->control_data, data, 2);
121                 val = (data[0]<<8) | data[1];
122                 if (val != value) {
123                         pr_debug("uda1380: READ BACK VAL %x\n",
124                                         (data[0]<<8) | data[1]);
125                         return -EIO;
126                 }
127                 if (reg >= 0x10)
128                         clear_bit(reg - 0x10, &uda1380_cache_dirty);
129                 return 0;
130         } else
131                 return -EIO;
132 }
133
134 /*
135  * Synchronise regsiter cache to registers
136  */
137 static void uda1380_sync_cache(struct snd_soc_codec *codec)
138 {
139         int reg;
140         u8 data[3];
141         u16 *cache = codec->reg_cache;
142
143         /* Sync reg_cache with the hardware */
144         for (reg = 0; reg < UDA1380_MVOL; reg++) {
145                 data[0] = reg;
146                 data[1] = (cache[reg] & 0xff00) >> 8;
147                 data[2] = cache[reg] & 0x00ff;
148                 if (codec->hw_write(codec->control_data, data, 3) != 3)
149                         dev_err(codec->dev, "%s: write to reg 0x%x failed\n",
150                                 __func__, reg);
151         }
152 }
153
154 /*
155  * Reset function
156  */
157 static int uda1380_reset(struct snd_soc_codec *codec)
158 {
159         struct uda1380_platform_data *pdata = codec->dev->platform_data;
160
161         if (gpio_is_valid(pdata->gpio_reset)) {
162                 gpio_set_value(pdata->gpio_reset, 1);
163                 udelay(5);
164                 gpio_set_value(pdata->gpio_reset, 0);
165         } else {
166                 u8 data[3];
167
168                 data[0] = UDA1380_RESET;
169                 data[1] = 0;
170                 data[2] = 0;
171                 if (codec->hw_write(codec->control_data, data, 3) != 3) {
172                         dev_err(codec->dev, "%s: failed\n", __func__);
173                         return -EIO;
174                 }
175         }
176
177         return 0;
178 }
179
180 static void uda1380_flush_work(struct work_struct *work)
181 {
182         int bit, reg;
183
184         for_each_set_bit(bit, &uda1380_cache_dirty, UDA1380_CACHEREGNUM - 0x10) {
185                 reg = 0x10 + bit;
186                 pr_debug("uda1380: flush reg %x val %x:\n", reg,
187                                 uda1380_read_reg_cache(uda1380_codec, reg));
188                 uda1380_write(uda1380_codec, reg,
189                                 uda1380_read_reg_cache(uda1380_codec, reg));
190                 clear_bit(bit, &uda1380_cache_dirty);
191         }
192 }
193
194 /* declarations of ALSA reg_elem_REAL controls */
195 static const char *uda1380_deemp[] = {
196         "None",
197         "32kHz",
198         "44.1kHz",
199         "48kHz",
200         "96kHz",
201 };
202 static const char *uda1380_input_sel[] = {
203         "Line",
204         "Mic + Line R",
205         "Line L",
206         "Mic",
207 };
208 static const char *uda1380_output_sel[] = {
209         "DAC",
210         "Analog Mixer",
211 };
212 static const char *uda1380_spf_mode[] = {
213         "Flat",
214         "Minimum1",
215         "Minimum2",
216         "Maximum"
217 };
218 static const char *uda1380_capture_sel[] = {
219         "ADC",
220         "Digital Mixer"
221 };
222 static const char *uda1380_sel_ns[] = {
223         "3rd-order",
224         "5th-order"
225 };
226 static const char *uda1380_mix_control[] = {
227         "off",
228         "PCM only",
229         "before sound processing",
230         "after sound processing"
231 };
232 static const char *uda1380_sdet_setting[] = {
233         "3200",
234         "4800",
235         "9600",
236         "19200"
237 };
238 static const char *uda1380_os_setting[] = {
239         "single-speed",
240         "double-speed (no mixing)",
241         "quad-speed (no mixing)"
242 };
243
244 static const struct soc_enum uda1380_deemp_enum[] = {
245         SOC_ENUM_SINGLE(UDA1380_DEEMP, 8, 5, uda1380_deemp),
246         SOC_ENUM_SINGLE(UDA1380_DEEMP, 0, 5, uda1380_deemp),
247 };
248 static const struct soc_enum uda1380_input_sel_enum =
249         SOC_ENUM_SINGLE(UDA1380_ADC, 2, 4, uda1380_input_sel);          /* SEL_MIC, SEL_LNA */
250 static const struct soc_enum uda1380_output_sel_enum =
251         SOC_ENUM_SINGLE(UDA1380_PM, 7, 2, uda1380_output_sel);          /* R02_EN_AVC */
252 static const struct soc_enum uda1380_spf_enum =
253         SOC_ENUM_SINGLE(UDA1380_MODE, 14, 4, uda1380_spf_mode);         /* M */
254 static const struct soc_enum uda1380_capture_sel_enum =
255         SOC_ENUM_SINGLE(UDA1380_IFACE, 6, 2, uda1380_capture_sel);      /* SEL_SOURCE */
256 static const struct soc_enum uda1380_sel_ns_enum =
257         SOC_ENUM_SINGLE(UDA1380_MIXER, 14, 2, uda1380_sel_ns);          /* SEL_NS */
258 static const struct soc_enum uda1380_mix_enum =
259         SOC_ENUM_SINGLE(UDA1380_MIXER, 12, 4, uda1380_mix_control);     /* MIX, MIX_POS */
260 static const struct soc_enum uda1380_sdet_enum =
261         SOC_ENUM_SINGLE(UDA1380_MIXER, 4, 4, uda1380_sdet_setting);     /* SD_VALUE */
262 static const struct soc_enum uda1380_os_enum =
263         SOC_ENUM_SINGLE(UDA1380_MIXER, 0, 3, uda1380_os_setting);       /* OS */
264
265 /*
266  * from -48 dB in 1.5 dB steps (mute instead of -49.5 dB)
267  */
268 static DECLARE_TLV_DB_SCALE(amix_tlv, -4950, 150, 1);
269
270 /*
271  * from -78 dB in 1 dB steps (3 dB steps, really. LSB are ignored),
272  * from -66 dB in 0.5 dB steps (2 dB steps, really) and
273  * from -52 dB in 0.25 dB steps
274  */
275 static const unsigned int mvol_tlv[] = {
276         TLV_DB_RANGE_HEAD(3),
277         0, 15, TLV_DB_SCALE_ITEM(-8200, 100, 1),
278         16, 43, TLV_DB_SCALE_ITEM(-6600, 50, 0),
279         44, 252, TLV_DB_SCALE_ITEM(-5200, 25, 0),
280 };
281
282 /*
283  * from -72 dB in 1.5 dB steps (6 dB steps really),
284  * from -66 dB in 0.75 dB steps (3 dB steps really),
285  * from -60 dB in 0.5 dB steps (2 dB steps really) and
286  * from -46 dB in 0.25 dB steps
287  */
288 static const unsigned int vc_tlv[] = {
289         TLV_DB_RANGE_HEAD(4),
290         0, 7, TLV_DB_SCALE_ITEM(-7800, 150, 1),
291         8, 15, TLV_DB_SCALE_ITEM(-6600, 75, 0),
292         16, 43, TLV_DB_SCALE_ITEM(-6000, 50, 0),
293         44, 228, TLV_DB_SCALE_ITEM(-4600, 25, 0),
294 };
295
296 /* from 0 to 6 dB in 2 dB steps if SPF mode != flat */
297 static DECLARE_TLV_DB_SCALE(tr_tlv, 0, 200, 0);
298
299 /* from 0 to 24 dB in 2 dB steps, if SPF mode == maximum, otherwise cuts
300  * off at 18 dB max) */
301 static DECLARE_TLV_DB_SCALE(bb_tlv, 0, 200, 0);
302
303 /* from -63 to 24 dB in 0.5 dB steps (-128...48) */
304 static DECLARE_TLV_DB_SCALE(dec_tlv, -6400, 50, 1);
305
306 /* from 0 to 24 dB in 3 dB steps */
307 static DECLARE_TLV_DB_SCALE(pga_tlv, 0, 300, 0);
308
309 /* from 0 to 30 dB in 2 dB steps */
310 static DECLARE_TLV_DB_SCALE(vga_tlv, 0, 200, 0);
311
312 static const struct snd_kcontrol_new uda1380_snd_controls[] = {
313         SOC_DOUBLE_TLV("Analog Mixer Volume", UDA1380_AMIX, 0, 8, 44, 1, amix_tlv),     /* AVCR, AVCL */
314         SOC_DOUBLE_TLV("Master Playback Volume", UDA1380_MVOL, 0, 8, 252, 1, mvol_tlv), /* MVCL, MVCR */
315         SOC_SINGLE_TLV("ADC Playback Volume", UDA1380_MIXVOL, 8, 228, 1, vc_tlv),       /* VC2 */
316         SOC_SINGLE_TLV("PCM Playback Volume", UDA1380_MIXVOL, 0, 228, 1, vc_tlv),       /* VC1 */
317         SOC_ENUM("Sound Processing Filter", uda1380_spf_enum),                          /* M */
318         SOC_DOUBLE_TLV("Tone Control - Treble", UDA1380_MODE, 4, 12, 3, 0, tr_tlv),     /* TRL, TRR */
319         SOC_DOUBLE_TLV("Tone Control - Bass", UDA1380_MODE, 0, 8, 15, 0, bb_tlv),       /* BBL, BBR */
320 /**/    SOC_SINGLE("Master Playback Switch", UDA1380_DEEMP, 14, 1, 1),          /* MTM */
321         SOC_SINGLE("ADC Playback Switch", UDA1380_DEEMP, 11, 1, 1),             /* MT2 from decimation filter */
322         SOC_ENUM("ADC Playback De-emphasis", uda1380_deemp_enum[0]),            /* DE2 */
323         SOC_SINGLE("PCM Playback Switch", UDA1380_DEEMP, 3, 1, 1),              /* MT1, from digital data input */
324         SOC_ENUM("PCM Playback De-emphasis", uda1380_deemp_enum[1]),            /* DE1 */
325         SOC_SINGLE("DAC Polarity inverting Switch", UDA1380_MIXER, 15, 1, 0),   /* DA_POL_INV */
326         SOC_ENUM("Noise Shaper", uda1380_sel_ns_enum),                          /* SEL_NS */
327         SOC_ENUM("Digital Mixer Signal Control", uda1380_mix_enum),             /* MIX_POS, MIX */
328         SOC_SINGLE("Silence Detector Switch", UDA1380_MIXER, 6, 1, 0),          /* SDET_ON */
329         SOC_ENUM("Silence Detector Setting", uda1380_sdet_enum),                /* SD_VALUE */
330         SOC_ENUM("Oversampling Input", uda1380_os_enum),                        /* OS */
331         SOC_DOUBLE_S8_TLV("ADC Capture Volume", UDA1380_DEC, -128, 48, dec_tlv),        /* ML_DEC, MR_DEC */
332 /**/    SOC_SINGLE("ADC Capture Switch", UDA1380_PGA, 15, 1, 1),                /* MT_ADC */
333         SOC_DOUBLE_TLV("Line Capture Volume", UDA1380_PGA, 0, 8, 8, 0, pga_tlv), /* PGA_GAINCTRLL, PGA_GAINCTRLR */
334         SOC_SINGLE("ADC Polarity inverting Switch", UDA1380_ADC, 12, 1, 0),     /* ADCPOL_INV */
335         SOC_SINGLE_TLV("Mic Capture Volume", UDA1380_ADC, 8, 15, 0, vga_tlv),   /* VGA_CTRL */
336         SOC_SINGLE("DC Filter Bypass Switch", UDA1380_ADC, 1, 1, 0),            /* SKIP_DCFIL (before decimator) */
337         SOC_SINGLE("DC Filter Enable Switch", UDA1380_ADC, 0, 1, 0),            /* EN_DCFIL (at output of decimator) */
338         SOC_SINGLE("AGC Timing", UDA1380_AGC, 8, 7, 0),                 /* TODO: enum, see table 62 */
339         SOC_SINGLE("AGC Target level", UDA1380_AGC, 2, 3, 1),                   /* AGC_LEVEL */
340         /* -5.5, -8, -11.5, -14 dBFS */
341         SOC_SINGLE("AGC Switch", UDA1380_AGC, 0, 1, 0),
342 };
343
344 /* Input mux */
345 static const struct snd_kcontrol_new uda1380_input_mux_control =
346         SOC_DAPM_ENUM("Route", uda1380_input_sel_enum);
347
348 /* Output mux */
349 static const struct snd_kcontrol_new uda1380_output_mux_control =
350         SOC_DAPM_ENUM("Route", uda1380_output_sel_enum);
351
352 /* Capture mux */
353 static const struct snd_kcontrol_new uda1380_capture_mux_control =
354         SOC_DAPM_ENUM("Route", uda1380_capture_sel_enum);
355
356
357 static const struct snd_soc_dapm_widget uda1380_dapm_widgets[] = {
358         SND_SOC_DAPM_MUX("Input Mux", SND_SOC_NOPM, 0, 0,
359                 &uda1380_input_mux_control),
360         SND_SOC_DAPM_MUX("Output Mux", SND_SOC_NOPM, 0, 0,
361                 &uda1380_output_mux_control),
362         SND_SOC_DAPM_MUX("Capture Mux", SND_SOC_NOPM, 0, 0,
363                 &uda1380_capture_mux_control),
364         SND_SOC_DAPM_PGA("Left PGA", UDA1380_PM, 3, 0, NULL, 0),
365         SND_SOC_DAPM_PGA("Right PGA", UDA1380_PM, 1, 0, NULL, 0),
366         SND_SOC_DAPM_PGA("Mic LNA", UDA1380_PM, 4, 0, NULL, 0),
367         SND_SOC_DAPM_ADC("Left ADC", "Left Capture", UDA1380_PM, 2, 0),
368         SND_SOC_DAPM_ADC("Right ADC", "Right Capture", UDA1380_PM, 0, 0),
369         SND_SOC_DAPM_INPUT("VINM"),
370         SND_SOC_DAPM_INPUT("VINL"),
371         SND_SOC_DAPM_INPUT("VINR"),
372         SND_SOC_DAPM_MIXER("Analog Mixer", UDA1380_PM, 6, 0, NULL, 0),
373         SND_SOC_DAPM_OUTPUT("VOUTLHP"),
374         SND_SOC_DAPM_OUTPUT("VOUTRHP"),
375         SND_SOC_DAPM_OUTPUT("VOUTL"),
376         SND_SOC_DAPM_OUTPUT("VOUTR"),
377         SND_SOC_DAPM_DAC("DAC", "Playback", UDA1380_PM, 10, 0),
378         SND_SOC_DAPM_PGA("HeadPhone Driver", UDA1380_PM, 13, 0, NULL, 0),
379 };
380
381 static const struct snd_soc_dapm_route audio_map[] = {
382
383         /* output mux */
384         {"HeadPhone Driver", NULL, "Output Mux"},
385         {"VOUTR", NULL, "Output Mux"},
386         {"VOUTL", NULL, "Output Mux"},
387
388         {"Analog Mixer", NULL, "VINR"},
389         {"Analog Mixer", NULL, "VINL"},
390         {"Analog Mixer", NULL, "DAC"},
391
392         {"Output Mux", "DAC", "DAC"},
393         {"Output Mux", "Analog Mixer", "Analog Mixer"},
394
395         /* {"DAC", "Digital Mixer", "I2S" } */
396
397         /* headphone driver */
398         {"VOUTLHP", NULL, "HeadPhone Driver"},
399         {"VOUTRHP", NULL, "HeadPhone Driver"},
400
401         /* input mux */
402         {"Left ADC", NULL, "Input Mux"},
403         {"Input Mux", "Mic", "Mic LNA"},
404         {"Input Mux", "Mic + Line R", "Mic LNA"},
405         {"Input Mux", "Line L", "Left PGA"},
406         {"Input Mux", "Line", "Left PGA"},
407
408         /* right input */
409         {"Right ADC", "Mic + Line R", "Right PGA"},
410         {"Right ADC", "Line", "Right PGA"},
411
412         /* inputs */
413         {"Mic LNA", NULL, "VINM"},
414         {"Left PGA", NULL, "VINL"},
415         {"Right PGA", NULL, "VINR"},
416 };
417
418 static int uda1380_add_widgets(struct snd_soc_codec *codec)
419 {
420         snd_soc_dapm_new_controls(codec, uda1380_dapm_widgets,
421                                   ARRAY_SIZE(uda1380_dapm_widgets));
422
423         snd_soc_dapm_add_routes(codec, audio_map, ARRAY_SIZE(audio_map));
424
425         return 0;
426 }
427
428 static int uda1380_set_dai_fmt_both(struct snd_soc_dai *codec_dai,
429                 unsigned int fmt)
430 {
431         struct snd_soc_codec *codec = codec_dai->codec;
432         int iface;
433
434         /* set up DAI based upon fmt */
435         iface = uda1380_read_reg_cache(codec, UDA1380_IFACE);
436         iface &= ~(R01_SFORI_MASK | R01_SIM | R01_SFORO_MASK);
437
438         switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
439         case SND_SOC_DAIFMT_I2S:
440                 iface |= R01_SFORI_I2S | R01_SFORO_I2S;
441                 break;
442         case SND_SOC_DAIFMT_LSB:
443                 iface |= R01_SFORI_LSB16 | R01_SFORO_LSB16;
444                 break;
445         case SND_SOC_DAIFMT_MSB:
446                 iface |= R01_SFORI_MSB | R01_SFORO_MSB;
447         }
448
449         if ((fmt & SND_SOC_DAIFMT_MASTER_MASK) == SND_SOC_DAIFMT_CBM_CFM)
450                 iface |= R01_SIM;
451
452 #if 0
453         /* DATAI is slave only, so in single-link mode, this has to be slave */
454         if ((fmt & SND_SOC_DAIFMT_MASTER_MASK) != SND_SOC_DAIFMT_CBS_CFS)
455                 return -EINVAL;
456 #endif
457
458         uda1380_write(codec, UDA1380_IFACE, iface);
459
460         return 0;
461 }
462
463 static int uda1380_set_dai_fmt_playback(struct snd_soc_dai *codec_dai,
464                 unsigned int fmt)
465 {
466         struct snd_soc_codec *codec = codec_dai->codec;
467         int iface;
468
469         /* set up DAI based upon fmt */
470         iface = uda1380_read_reg_cache(codec, UDA1380_IFACE);
471         iface &= ~R01_SFORI_MASK;
472
473         switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
474         case SND_SOC_DAIFMT_I2S:
475                 iface |= R01_SFORI_I2S;
476                 break;
477         case SND_SOC_DAIFMT_LSB:
478                 iface |= R01_SFORI_LSB16;
479                 break;
480         case SND_SOC_DAIFMT_MSB:
481                 iface |= R01_SFORI_MSB;
482         }
483
484         /* DATAI is slave only, so this has to be slave */
485         if ((fmt & SND_SOC_DAIFMT_MASTER_MASK) != SND_SOC_DAIFMT_CBS_CFS)
486                 return -EINVAL;
487
488         uda1380_write(codec, UDA1380_IFACE, iface);
489
490         return 0;
491 }
492
493 static int uda1380_set_dai_fmt_capture(struct snd_soc_dai *codec_dai,
494                 unsigned int fmt)
495 {
496         struct snd_soc_codec *codec = codec_dai->codec;
497         int iface;
498
499         /* set up DAI based upon fmt */
500         iface = uda1380_read_reg_cache(codec, UDA1380_IFACE);
501         iface &= ~(R01_SIM | R01_SFORO_MASK);
502
503         switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
504         case SND_SOC_DAIFMT_I2S:
505                 iface |= R01_SFORO_I2S;
506                 break;
507         case SND_SOC_DAIFMT_LSB:
508                 iface |= R01_SFORO_LSB16;
509                 break;
510         case SND_SOC_DAIFMT_MSB:
511                 iface |= R01_SFORO_MSB;
512         }
513
514         if ((fmt & SND_SOC_DAIFMT_MASTER_MASK) == SND_SOC_DAIFMT_CBM_CFM)
515                 iface |= R01_SIM;
516
517         uda1380_write(codec, UDA1380_IFACE, iface);
518
519         return 0;
520 }
521
522 static int uda1380_trigger(struct snd_pcm_substream *substream, int cmd,
523                 struct snd_soc_dai *dai)
524 {
525         struct snd_soc_pcm_runtime *rtd = substream->private_data;
526         struct snd_soc_device *socdev = rtd->socdev;
527         struct snd_soc_codec *codec = socdev->card->codec;
528         struct uda1380_priv *uda1380 = codec->private_data;
529         int mixer = uda1380_read_reg_cache(codec, UDA1380_MIXER);
530
531         switch (cmd) {
532         case SNDRV_PCM_TRIGGER_START:
533         case SNDRV_PCM_TRIGGER_PAUSE_RELEASE:
534                 uda1380_write_reg_cache(codec, UDA1380_MIXER,
535                                         mixer & ~R14_SILENCE);
536                 schedule_work(&uda1380->work);
537                 break;
538         case SNDRV_PCM_TRIGGER_STOP:
539         case SNDRV_PCM_TRIGGER_PAUSE_PUSH:
540                 uda1380_write_reg_cache(codec, UDA1380_MIXER,
541                                         mixer | R14_SILENCE);
542                 schedule_work(&uda1380->work);
543                 break;
544         }
545         return 0;
546 }
547
548 static int uda1380_pcm_prepare(struct snd_pcm_substream *substream,
549                 struct snd_soc_dai *dai)
550 {
551         struct snd_soc_pcm_runtime *rtd = substream->private_data;
552         struct snd_soc_device *socdev = rtd->socdev;
553         struct snd_soc_codec *codec = socdev->card->codec;
554         int reg, reg_start, reg_end, clk;
555
556         if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK) {
557                 reg_start = UDA1380_MVOL;
558                 reg_end = UDA1380_MIXER;
559         } else {
560                 reg_start = UDA1380_DEC;
561                 reg_end = UDA1380_AGC;
562         }
563
564         clk = uda1380_read_reg_cache(codec, UDA1380_CLK);
565         uda1380_write(codec, UDA1380_CLK, clk & ~R00_DAC_CLK);
566
567         for (reg = reg_start; reg <= reg_end; reg++) {
568                 pr_debug("uda1380: flush reg %x val %x:", reg,
569                                                 uda1380_read_reg_cache(codec, reg));
570                 if(reg == UDA1380_MIXER)
571                         uda1380_write(codec, reg,
572                                                         uda1380_read_reg_cache(codec, reg) | R14_SILENCE);
573                 /* Disable DAC mute */
574                 else if(reg == UDA1380_PGA)
575                         uda1380_write(codec, reg,
576                                         uda1380_read_reg_cache(codec, reg) & ~R21_MT_ADC);
577                 else
578                         uda1380_write(codec, reg, uda1380_read_reg_cache(codec, reg));
579         }
580
581         uda1380_write(codec, UDA1380_CLK, clk | R00_DAC_CLK);
582
583         return 0;
584 }
585
586 static int uda1380_pcm_hw_params(struct snd_pcm_substream *substream,
587                 struct snd_pcm_hw_params *params,
588                 struct snd_soc_dai *dai)
589 {
590         struct snd_soc_pcm_runtime *rtd = substream->private_data;
591         struct snd_soc_device *socdev = rtd->socdev;
592         struct snd_soc_codec *codec = socdev->card->codec;
593         u16 clk = uda1380_read_reg_cache(codec, UDA1380_CLK);
594
595         /* set WSPLL power and divider if running from this clock */
596         if (clk & R00_DAC_CLK) {
597                 int rate = params_rate(params);
598                 u16 pm = uda1380_read_reg_cache(codec, UDA1380_PM);
599                 clk &= ~0x3; /* clear SEL_LOOP_DIV */
600                 switch (rate) {
601                 case 6250 ... 12500:
602                         clk |= 0x0;
603                         break;
604                 case 12501 ... 25000:
605                         clk |= 0x1;
606                         break;
607                 case 25001 ... 50000:
608                         clk |= 0x2;
609                         break;
610                 case 50001 ... 100000:
611                         clk |= 0x3;
612                         break;
613                 }
614                 uda1380_write(codec, UDA1380_PM, R02_PON_PLL | pm);
615         }
616
617         if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK)
618                 clk |= R00_EN_DAC | R00_EN_INT;
619         else
620                 clk |= R00_EN_ADC | R00_EN_DEC;
621
622         uda1380_write(codec, UDA1380_CLK, clk);
623         return 0;
624 }
625
626 static void uda1380_pcm_shutdown(struct snd_pcm_substream *substream,
627                                  struct snd_soc_dai *dai)
628 {
629         struct snd_soc_pcm_runtime *rtd = substream->private_data;
630         struct snd_soc_device *socdev = rtd->socdev;
631         struct snd_soc_codec *codec = socdev->card->codec;
632         u16 clk = uda1380_read_reg_cache(codec, UDA1380_CLK);
633
634         /* shut down WSPLL power if running from this clock */
635         if (clk & R00_DAC_CLK) {
636                 u16 pm = uda1380_read_reg_cache(codec, UDA1380_PM);
637                 uda1380_write(codec, UDA1380_PM, ~R02_PON_PLL & pm);
638         }
639
640         if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK)
641                 clk &= ~(R00_EN_DAC | R00_EN_INT);
642         else
643                 clk &= ~(R00_EN_ADC | R00_EN_DEC);
644
645         uda1380_write(codec, UDA1380_CLK, clk);
646 }
647
648 static int uda1380_set_bias_level(struct snd_soc_codec *codec,
649         enum snd_soc_bias_level level)
650 {
651         int pm = uda1380_read_reg_cache(codec, UDA1380_PM);
652         int reg;
653         struct uda1380_platform_data *pdata = codec->dev->platform_data;
654
655         if (codec->bias_level == level)
656                 return 0;
657
658         switch (level) {
659         case SND_SOC_BIAS_ON:
660         case SND_SOC_BIAS_PREPARE:
661                 /* ADC, DAC on */
662                 uda1380_write(codec, UDA1380_PM, R02_PON_BIAS | pm);
663                 break;
664         case SND_SOC_BIAS_STANDBY:
665                 if (codec->bias_level == SND_SOC_BIAS_OFF) {
666                         if (gpio_is_valid(pdata->gpio_power)) {
667                                 gpio_set_value(pdata->gpio_power, 1);
668                                 uda1380_reset(codec);
669                         }
670
671                         uda1380_sync_cache(codec);
672                 }
673
674                 uda1380_write(codec, UDA1380_PM, 0x0);
675                 break;
676         case SND_SOC_BIAS_OFF:
677                 if (!gpio_is_valid(pdata->gpio_power))
678                         break;
679
680                 gpio_set_value(pdata->gpio_power, 0);
681
682                 /* Mark mixer regs cache dirty to sync them with
683                 * codec regs on power on.
684                 */
685                 for (reg = UDA1380_MVOL; reg < UDA1380_CACHEREGNUM; reg++)
686                                 set_bit(reg - 0x10, &uda1380_cache_dirty);
687                 break;
688         }
689         codec->bias_level = level;
690         return 0;
691 }
692
693 #define UDA1380_RATES (SNDRV_PCM_RATE_8000 | SNDRV_PCM_RATE_11025 |\
694                        SNDRV_PCM_RATE_16000 | SNDRV_PCM_RATE_22050 |\
695                        SNDRV_PCM_RATE_44100 | SNDRV_PCM_RATE_48000)
696
697 static struct snd_soc_dai_ops uda1380_dai_ops = {
698         .hw_params      = uda1380_pcm_hw_params,
699         .shutdown       = uda1380_pcm_shutdown,
700         .prepare        = uda1380_pcm_prepare,
701         .trigger        = uda1380_trigger,
702         .set_fmt        = uda1380_set_dai_fmt_both,
703 };
704
705 static struct snd_soc_dai_ops uda1380_dai_ops_playback = {
706         .hw_params      = uda1380_pcm_hw_params,
707         .shutdown       = uda1380_pcm_shutdown,
708         .prepare        = uda1380_pcm_prepare,
709         .trigger        = uda1380_trigger,
710         .set_fmt        = uda1380_set_dai_fmt_playback,
711 };
712
713 static struct snd_soc_dai_ops uda1380_dai_ops_capture = {
714         .hw_params      = uda1380_pcm_hw_params,
715         .shutdown       = uda1380_pcm_shutdown,
716         .prepare        = uda1380_pcm_prepare,
717         .trigger        = uda1380_trigger,
718         .set_fmt        = uda1380_set_dai_fmt_capture,
719 };
720
721 struct snd_soc_dai uda1380_dai[] = {
722 {
723         .name = "UDA1380",
724         .playback = {
725                 .stream_name = "Playback",
726                 .channels_min = 1,
727                 .channels_max = 2,
728                 .rates = UDA1380_RATES,
729                 .formats = SNDRV_PCM_FMTBIT_S16_LE,},
730         .capture = {
731                 .stream_name = "Capture",
732                 .channels_min = 1,
733                 .channels_max = 2,
734                 .rates = UDA1380_RATES,
735                 .formats = SNDRV_PCM_FMTBIT_S16_LE,},
736         .ops = &uda1380_dai_ops,
737 },
738 { /* playback only - dual interface */
739         .name = "UDA1380",
740         .playback = {
741                 .stream_name = "Playback",
742                 .channels_min = 1,
743                 .channels_max = 2,
744                 .rates = UDA1380_RATES,
745                 .formats = SNDRV_PCM_FMTBIT_S16_LE,
746         },
747         .ops = &uda1380_dai_ops_playback,
748 },
749 { /* capture only - dual interface*/
750         .name = "UDA1380",
751         .capture = {
752                 .stream_name = "Capture",
753                 .channels_min = 1,
754                 .channels_max = 2,
755                 .rates = UDA1380_RATES,
756                 .formats = SNDRV_PCM_FMTBIT_S16_LE,
757         },
758         .ops = &uda1380_dai_ops_capture,
759 },
760 };
761 EXPORT_SYMBOL_GPL(uda1380_dai);
762
763 static int uda1380_suspend(struct platform_device *pdev, pm_message_t state)
764 {
765         struct snd_soc_device *socdev = platform_get_drvdata(pdev);
766         struct snd_soc_codec *codec = socdev->card->codec;
767
768         uda1380_set_bias_level(codec, SND_SOC_BIAS_OFF);
769         return 0;
770 }
771
772 static int uda1380_resume(struct platform_device *pdev)
773 {
774         struct snd_soc_device *socdev = platform_get_drvdata(pdev);
775         struct snd_soc_codec *codec = socdev->card->codec;
776         u16 clk = uda1380_read_reg_cache(codec, UDA1380_CLK);
777         u16 pm = uda1380_read_reg_cache(codec, UDA1380_PM);
778
779         uda1380_set_bias_level(codec, SND_SOC_BIAS_STANDBY);
780
781         /* Set WSPLL power if running from this clock */
782         if (clk & R00_DAC_CLK) {
783                 uda1380_write(codec, UDA1380_PM, R02_PON_PLL | pm);
784         }
785         return 0;
786 }
787
788 static int uda1380_probe(struct platform_device *pdev)
789 {
790         struct snd_soc_device *socdev = platform_get_drvdata(pdev);
791         struct snd_soc_codec *codec;
792         struct uda1380_platform_data *pdata;
793         int ret = 0;
794
795         if (uda1380_codec == NULL) {
796                 dev_err(&pdev->dev, "Codec device not registered\n");
797                 return -ENODEV;
798         }
799
800         socdev->card->codec = uda1380_codec;
801         codec = uda1380_codec;
802         pdata = codec->dev->platform_data;
803
804         /* register pcms */
805         ret = snd_soc_new_pcms(socdev, SNDRV_DEFAULT_IDX1, SNDRV_DEFAULT_STR1);
806         if (ret < 0) {
807                 dev_err(codec->dev, "failed to create pcms: %d\n", ret);
808                 goto pcm_err;
809         }
810
811         /* power on device */
812         uda1380_set_bias_level(codec, SND_SOC_BIAS_STANDBY);
813         /* set clock input */
814         switch (pdata->dac_clk) {
815         case UDA1380_DAC_CLK_SYSCLK:
816                 uda1380_write(codec, UDA1380_CLK, 0);
817                 break;
818         case UDA1380_DAC_CLK_WSPLL:
819                 uda1380_write(codec, UDA1380_CLK, R00_DAC_CLK | R00_ADC_CLK);
820                 break;
821         }
822
823         snd_soc_add_controls(codec, uda1380_snd_controls,
824                                 ARRAY_SIZE(uda1380_snd_controls));
825         uda1380_add_widgets(codec);
826
827         return ret;
828
829 pcm_err:
830         return ret;
831 }
832
833 /* power down chip */
834 static int uda1380_remove(struct platform_device *pdev)
835 {
836         struct snd_soc_device *socdev = platform_get_drvdata(pdev);
837         struct snd_soc_codec *codec = socdev->card->codec;
838
839         if (codec->control_data)
840                 uda1380_set_bias_level(codec, SND_SOC_BIAS_OFF);
841
842         snd_soc_free_pcms(socdev);
843         snd_soc_dapm_free(socdev);
844
845         return 0;
846 }
847
848 struct snd_soc_codec_device soc_codec_dev_uda1380 = {
849         .probe =        uda1380_probe,
850         .remove =       uda1380_remove,
851         .suspend =      uda1380_suspend,
852         .resume =       uda1380_resume,
853 };
854 EXPORT_SYMBOL_GPL(soc_codec_dev_uda1380);
855
856 static int uda1380_register(struct uda1380_priv *uda1380)
857 {
858         int ret, i;
859         struct snd_soc_codec *codec = &uda1380->codec;
860         struct uda1380_platform_data *pdata = codec->dev->platform_data;
861
862         if (uda1380_codec) {
863                 dev_err(codec->dev, "Another UDA1380 is registered\n");
864                 return -EINVAL;
865         }
866
867         if (!pdata)
868                 return -EINVAL;
869
870         if (gpio_is_valid(pdata->gpio_reset)) {
871                 ret = gpio_request(pdata->gpio_reset, "uda1380 reset");
872                 if (ret)
873                         goto err_out;
874                 ret = gpio_direction_output(pdata->gpio_reset, 0);
875                 if (ret)
876                         goto err_gpio_reset_conf;
877         }
878
879         /* we may need to have the clock running here - pH5 */
880         if (gpio_is_valid(pdata->gpio_power)) {
881                 ret = gpio_request(pdata->gpio_power, "uda1380 power");
882                 if (ret)
883                         goto err_gpio;
884                 ret = gpio_direction_output(pdata->gpio_power, 0);
885                 if (ret)
886                         goto err_gpio_power_conf;
887         }
888
889         mutex_init(&codec->mutex);
890         INIT_LIST_HEAD(&codec->dapm_widgets);
891         INIT_LIST_HEAD(&codec->dapm_paths);
892
893         codec->private_data = uda1380;
894         codec->name = "UDA1380";
895         codec->owner = THIS_MODULE;
896         codec->read = uda1380_read_reg_cache;
897         codec->write = uda1380_write;
898         codec->bias_level = SND_SOC_BIAS_OFF;
899         codec->set_bias_level = uda1380_set_bias_level;
900         codec->dai = uda1380_dai;
901         codec->num_dai = ARRAY_SIZE(uda1380_dai);
902         codec->reg_cache_size = ARRAY_SIZE(uda1380_reg);
903         codec->reg_cache = &uda1380->reg_cache;
904         codec->reg_cache_step = 1;
905
906         memcpy(codec->reg_cache, uda1380_reg, sizeof(uda1380_reg));
907
908         if (!gpio_is_valid(pdata->gpio_power)) {
909                 ret = uda1380_reset(codec);
910                 if (ret) {
911                         dev_err(codec->dev, "Failed to issue reset\n");
912                         goto err_reset;
913                 }
914         }
915
916         INIT_WORK(&uda1380->work, uda1380_flush_work);
917
918         for (i = 0; i < ARRAY_SIZE(uda1380_dai); i++)
919                 uda1380_dai[i].dev = codec->dev;
920
921         uda1380_codec = codec;
922
923         ret = snd_soc_register_codec(codec);
924         if (ret != 0) {
925                 dev_err(codec->dev, "Failed to register codec: %d\n", ret);
926                 goto err_reset;
927         }
928
929         ret = snd_soc_register_dais(uda1380_dai, ARRAY_SIZE(uda1380_dai));
930         if (ret != 0) {
931                 dev_err(codec->dev, "Failed to register DAIs: %d\n", ret);
932                 goto err_dai;
933         }
934
935         return 0;
936
937 err_dai:
938         snd_soc_unregister_codec(codec);
939 err_reset:
940 err_gpio_power_conf:
941         if (gpio_is_valid(pdata->gpio_power))
942                 gpio_free(pdata->gpio_power);
943 err_gpio_reset_conf:
944 err_gpio:
945         if (gpio_is_valid(pdata->gpio_reset))
946                 gpio_free(pdata->gpio_reset);
947 err_out:
948         return ret;
949 }
950
951 static void uda1380_unregister(struct uda1380_priv *uda1380)
952 {
953         struct snd_soc_codec *codec = &uda1380->codec;
954         struct uda1380_platform_data *pdata = codec->dev->platform_data;
955
956         snd_soc_unregister_dais(uda1380_dai, ARRAY_SIZE(uda1380_dai));
957         snd_soc_unregister_codec(&uda1380->codec);
958
959         gpio_set_value(pdata->gpio_power, 0);
960         gpio_free(pdata->gpio_reset);
961         gpio_free(pdata->gpio_power);
962
963         kfree(uda1380);
964         uda1380_codec = NULL;
965 }
966
967 #if defined(CONFIG_I2C) || defined(CONFIG_I2C_MODULE)
968 static __devinit int uda1380_i2c_probe(struct i2c_client *i2c,
969                                       const struct i2c_device_id *id)
970 {
971         struct uda1380_priv *uda1380;
972         struct snd_soc_codec *codec;
973         int ret;
974
975         uda1380 = kzalloc(sizeof(struct uda1380_priv), GFP_KERNEL);
976         if (uda1380 == NULL)
977                 return -ENOMEM;
978
979         codec = &uda1380->codec;
980         codec->hw_write = (hw_write_t)i2c_master_send;
981
982         i2c_set_clientdata(i2c, uda1380);
983         codec->control_data = i2c;
984
985         codec->dev = &i2c->dev;
986
987         ret = uda1380_register(uda1380);
988         if (ret != 0)
989                 kfree(uda1380);
990
991         return ret;
992 }
993
994 static int __devexit uda1380_i2c_remove(struct i2c_client *i2c)
995 {
996         struct uda1380_priv *uda1380 = i2c_get_clientdata(i2c);
997         uda1380_unregister(uda1380);
998         return 0;
999 }
1000
1001 static const struct i2c_device_id uda1380_i2c_id[] = {
1002         { "uda1380", 0 },
1003         { }
1004 };
1005 MODULE_DEVICE_TABLE(i2c, uda1380_i2c_id);
1006
1007 static struct i2c_driver uda1380_i2c_driver = {
1008         .driver = {
1009                 .name =  "UDA1380 I2C Codec",
1010                 .owner = THIS_MODULE,
1011         },
1012         .probe =    uda1380_i2c_probe,
1013         .remove =   __devexit_p(uda1380_i2c_remove),
1014         .id_table = uda1380_i2c_id,
1015 };
1016 #endif
1017
1018 static int __init uda1380_modinit(void)
1019 {
1020         int ret;
1021 #if defined(CONFIG_I2C) || defined(CONFIG_I2C_MODULE)
1022         ret = i2c_add_driver(&uda1380_i2c_driver);
1023         if (ret != 0)
1024                 pr_err("Failed to register UDA1380 I2C driver: %d\n", ret);
1025 #endif
1026         return 0;
1027 }
1028 module_init(uda1380_modinit);
1029
1030 static void __exit uda1380_exit(void)
1031 {
1032 #if defined(CONFIG_I2C) || defined(CONFIG_I2C_MODULE)
1033         i2c_del_driver(&uda1380_i2c_driver);
1034 #endif
1035 }
1036 module_exit(uda1380_exit);
1037
1038 MODULE_AUTHOR("Giorgio Padrin");
1039 MODULE_DESCRIPTION("Audio support for codec Philips UDA1380");
1040 MODULE_LICENSE("GPL");